默升科技（上海）有限公司武汉分公司
发布时间：2023-11-16 17:09:53| 点击量：次
| 行政区划： 洪山区 | 经济类型： - |
| 单位性质： 三资企业 | 单位行业： 研究和试验发展 |
默升科技（上海）有限公司2024届校园招聘简章
公司简介
CREDO【Nasdaq Listed CRDO】创立于2008年，是全球领先的半导体芯片设计公司，目前在美国硅谷、中国上海、香港设有全球研发中心，在台湾、武汉、南京均设有分支机构。公司使命是，不断突破带宽壁垒，为数据基础设施市场中各种连接场景提供即速安全的信息传输解决方案。多年来致力于提供超高速单通道112G/56G/28G连接的商业解决方案，拥有业内最完善的SerDes产品组合，是全球屈指可数的，可在28nm/16nm/12nm/7nm/5nm全部工艺节点上实现400G/800G连接的商业解决方案的高科技半导体公司。CREDO目前拥有五大产品线，包括：SerDesChiplets; SerDesIP许可；光DSP芯片；Linecard芯片、HiWireAEC有源电缆。其中HiWireAEC是CREDO自主创新研发的线缆品类。产品满足全球客户对成本、功耗、性能等多方位的要求，被广泛服务于大型数据中心、云计算、5G、互联网，AI等前沿科技领域，享誉全球。
伴随着公司不断的技术进步和团队的飞速发展，CREDO在全球通讯行业的影响力不断提高： 作为行业技术领导者，CREDO参与IEEE,OIF行业联盟标准制定；也是OCP企业成员，并于2017和2019年连续两度获得台积电（TSMC）开放创新平台专业IP技术大奖。CREDO更是HiWire全球产业联盟发起人，如今已经有35家知名企业加入，共同致力于建立并即插即用AEC在高速互联领域的行业标准，并持续推广这一更低能耗和更高速度的连接方式，以科技改变世界。
CREDO秉承“技术领先，以人为本”的经营理念，始终坚持技术革新，并关注个人发展，欢迎海内外各类人才加入，与公司共同成长。
HiWire 全球产业联盟是支持HiWire AEC（有源电缆）应用与发展的非营利组织，旨在促进高质量、可兼容的HiWire有源电缆AEC设备开发，建立HiWire AEC从研发、生产、测试到使用的行业技术标准。联盟提供的框架可为400G及未来更高速的带宽发展提供强劲的可互操作性解决方案。为超大规模数据中心、电信和企业市场提供多源且可靠的即插即用AEC生态系统。
HiWire 全球产业联盟是致力于HiWire AEC（有源电缆）应用与发展的非营利组织，旨在促进高质量、可兼容的HiWire有源电缆AEC设备开发，建立HiWire AEC从研发、生产、测试到使用的行业技术标准。该标准定义了众多业界多源协议(multi-source agreements，MSAs)的具体实施方法和正式的认证过程。
简历投递
recruiting@
简历命名格式：姓名+意向城市+意向职位
公司官网
1. 可测性工程师DFT（Design for Test）Engineer
职位描述：
1) 负责DFT电路(包括scan 、memory BIST和Boundary Scan)的规划，设计和集成。
2) 负责DFT部分的RTL和门级网表的仿真验证工作。
3) 负责DFT ATE测试向量的生成，并协助机台测试工程师完成debug。
4) 负责建立和维护DFT设计验证自动化流程。
5) 负责设计的综合，静态时序分析和形式验证工作。
Responsibilities:
1. Responsible for the planning, design and integration of DFT circuits (including scan, memory BIST and boundary scan).
2. Responsible for the simulation of DFT design at RTL and gate level.
3. Responsible for the generation of DFT test vectors for CP and ATE test and assist the ATE engineer to debug.
4. Establish and maintain DFT design and verification automation flow.
5. Responsible for synthesis, static timing analysis and formal verification of DFT mode.
任职要求：
1) 集成电路，微电子，光电，通信等专业本科及以上学历的应届毕业生；
2) 具有扎实的数字电路基础知识；
3) 熟悉硬件描述语言Verilog或VHDL；熟悉python，tcl，perl等脚本语言；
4) 有较强的英语沟通能力、自主学习能力、沟通能力和团队合作能力；
5) 熟悉ASIC设计流程，有EDA工具使用经验者优先。
Requirements:
1. Bachelor degree or above in integrated circuit, microelectronics, optoelectronics, communications, etc.
2. Solid basic knowledge of digital circuit.
3. Familiar with hardware description language Verilog or VHDL; Familiar with python, tcl, perl and other scripting languages.
4. Strong English communication ability, self-study ability, communication ability and teamwork ability.
5. Familiar with ASIC design flow, experience in using EDA tools is preferred.
招聘人数： 3人
Vacancies：3
工作地点：武汉
Location：Wuhan
2. 数字集成电路设计工程师ASIC Design Engineer
职位描述：
1) 参与芯片级和模块级架构定义。
2) 使用Verilog/SV语言实进行RTL设计工作。
3) 进行数字集成电路RTL与网表的仿真、验证工作。
4) 参与综合以及时序收敛工作。
5) 与其他设计团队紧密合作，完成芯片流片工作。
Responsibilities:
1. chip level and module level architecture definition.
2. RTL design using Verilog/SV.
3. RTL/netlist simulation.
4. synthesis and timing closure.
5. Co-work with other teams.
任职要求：
1) 集成电路，微电子，光电，通信等专业本科及以上学历的应届毕业生。
2) 具有良好的数字电路基础，熟悉硬件描述语言Verilog/System Verilog。
3) 熟练使用各种相关EDA工具，熟悉IC设计流程。
4) 熟悉TCL/Shell/Perl/Python编程。
5) 具有较强的学习能力与独立分析、解决问题的能力，以及良好的团队合作精神。
6) 英语流利，善于沟通。
Requirements:
1. Bachelor degree or above in integrated circuit, microelectronics, optoelectronics, communications, etc.
2. Good background of digital circuit, familiar with verilog/SV.
3. Good experience in EDA tools, familiar with IC design flow.
4. Familiar with TCL/Shell/Perl/Python.
5. Strong learning capability, can solve problems independently, good team-worker.
6. Good capability in Written and Spoken English.
招聘人数：3人
Vacancies：3
工作地点：武汉/上海
Location：Wuhan/Shanghai
3. 芯片系统设计工程师Digital SOC Design Engineer
职位描述：
1) 负责芯片数字模块设计与功能验证。
2) 负责前端flow的工作，包括sdc编写和调试，综合、形式验证、时序检查等工作。
3) 负责SoC系统或子系统集成。
4) 对芯片对应模块测试和调试提供技术支持。
Responsibilities:
1. Responsible for chip digital module design and function verification.
2. Responsible for front-end flow work, including sdc writing and debugging, synthesis, formal verification, timing check, etc.
3. Responsible for SoC system or subsystem integration.
4. Provide technical support for the testing and debugging of chip corresponding modules.
任职要求：
1) 集成电路，微电子，光电，通信等专业本科及以上学历的应届毕业生。
2) 熟悉IC设计流程，掌握前端EDA工具。
3) 会使用Verilog或VHDL进行开发。
4) 掌握亚稳态，竞争冒险和时序等数字电路基础知识。
5) 一定的英文能力和团队协作能力。
具备以下能力优先：
1) 熟悉RISCV MCU以及wishbone/apb/ahb/axi总线优先。
2) 熟悉UART/SPI/I2C/MDIO等常用外设接口优先。
3) 有FPGA和MCU使用经验优先，有流片经验优先。
4) 掌握c语言或csh，perl，python等脚本语言优先。
Requirements:
1. Fresh graduates with bachelor degree or above in integrated circuits, microelectronics, optoelectronics, communications and other related majors.
2. Familiar with IC design process and master front-end EDA tools.
3. Will use Verilog or VHDL for development.
4. Master the basic knowledge of digital circuits such as metastability, competitive adventure and timing.
5. Certain English ability and teamwork ability.
The following abilities are preferred:
1. Familiar with RISCV MCU and wishbone/apb/ahb/axi bus is preferred.
2. Familiar with common peripheral interfaces such as UART/SPI/I2C/MDIO is preferred.
3. Experience in using FPGA and MCU is preferred, and experience in tape-out is preferred.
4. Knowledge of c language or scripting languages such as csh, perl, python is preferred.
招聘人数：3人
Vacancies：3
工作地点：武汉/上海
Location：Wuhan/Shanghai
4. 项目工程师Digital Project engineer
职位描述：
1) 负责部门经理下达的项目运作、跟踪与落实，控制并确保必要的研发步骤。
2) 负责项目各阶段工作的推进和问题的处理。
3) 能胜任新产品有关文件的编制，并对文件的准确性、完整性负责。
4) 配合其他部门对客户的技术服务支持工作；完成上级领导交待的其他工作。
Responsibilities:
1. Follow up project plan and make projects complete on time.
2. Work with other functional department to guarantee the project success.
3. Work with team to prepare necessary internal and external project documentation.
4. Responsible for all documentation archiving and transfer.
5. Do all other duties as assigned.
任职要求：
1) 集成电路，微电子，光电，通信，计算机等相关专业本科及以上学历的应届毕业生。
2) 具有电子电路和晶体管之理论基础，掌握 IC设计流程、方法及工具，熟悉集成电路制造过程及工艺。
3) 熟悉Perl/Python编程。
4) 良好的英语听、说、读、写能力，能熟练阅读英文资料并能撰写技术规范，设计和测试报告。
5) 优秀的数据分析能力和清晰严谨的思路。
6) 具备良好的沟通协调能力和团队协同意识，协助项目过程推动，整合项目资源与产品优化。
Requirements:
1. Bachelor degree or higher, electronic engineering and computer science related majors are preferred.
2. Have a basic knowledge in all stages of the ASIC design flow (including specification, architecture, and design implementation).
3. Good English communication and report writing skill.
4. Good data analysis skill.
5. Highly organized and self-motivated.
6. Good team work spirit and able to work with diverse team members in China and overseas.
招聘人数：3人
Vacancies：3
工作地点：上海
Location：Shanghai
5. 数字后端设计工程师Physical Design Engineer
职位描述：
1) 负责SoC芯片(28nm、16nm、7nm、5nm、3nm)的物理实现流程开发。
2) 完成芯片顶层从门级网表到GDS的实现，包括布图规划、布局布线、时序分析、功耗分析、物理验证等。
3) 解决模块级物理设计方面的问题。
Responsibilities:
1. Responsible for the physical implementation process development of SoC chips (28nm、16nm、7nm、5nm、3nm).
2. Complete the physical design and process development from gate-level netlist to GDS; Including floor planning, power planning, place and route, timing closure, static timing analysis and physical verification and signoff.
3. Solve the problem of module-level physical design.
任职要求：
1) 全日制电子类集成电路及光电通信专业学士以上学历、硕士尤佳。
2) 学习成绩优秀，对新生事物及专业相关领域知识具有极强的学习能力和知识迁移能力。
3) 希望未来往IC后端工程师方向发展。
4) 了解超大规模集成电路物理设计的基本概念和知识。
加分（非必备）项 ：
1) 具有脚本开发能力，使用过Tcl、Perl等脚本语言。
2) 具备芯片数字后端设计经验。
3) 有获奖经历/有学生干部经验/优秀毕业生/获优秀毕业论文。
Requirements:
1. Bachelor degree or above in electronic integrated circuit and photoelectric communication, master degree is preferred.
2. Excellent academic performance, strong learning ability and knowledge transfer ability for new things and related fields.
3. Hope to develop into physical design engineer.
4. Understand the basic concepts and knowledge of VLSI physical design.
The following abilities are preferred:
1. Script development ability, using Tcl, Perl and other script languages.
2. Experience in physical design engineer.
3. Award winning experience/student cadre experience/Outstanding graduate/outstanding graduation thesis.
招聘人数：3人
Vacancies：3
工作地点：武汉/上海
Location：Wuhan/Shanghai
6. 芯片验证工程师Digital Verification Engineer
职位描述:
1) 根据spec分析测试条件，编写测试文档，设计测试case。
2) 搭建验证平台，编写验证用例，执行验证。
3) Failure、Bug 分析及定位，Coverage 分析，merge及收敛。
4) 配合数字（前端与后端）设计师，进行数字前仿与后仿。
Responsibilities:
1. Analyze test conditions according to spec, write test documents, and design test cases.
2. Build a verification platform, write verification cases, and execute verification.
3. Failure, Bug analysis and positioning, Coverage analysis, merge and convergence.
4. Cooperate with digital (front-end and back-end) designers to carry out digital pre- and post-simulation.
任职要求：
1) 本科及以上学历，微电子、电子工程、电子信息工程或相关专业。
2) 熟悉Linux环境，熟练掌握Verilog，system-verilog等语言。
3) 熟悉uvm，能够独立建立uvm测试平台。
4) 熟悉irun/vcs、Verdi，vmanager等eda工具。
5) 具有较强的学习能力、分析能力、沟通能力和团队合作精神。
具备以下能力优先：
1) 熟练编写perl、csh、tcl等脚本。
2) 熟悉FPGA验证平台，能够配合进行FPGA验证。
3) 熟悉C/C++等编程语言，熟悉 reference model 的开发及使用。
4) 有参与成功流片经验优先。
Requirements:
1. Bachelor degree or above, major in microelectronics, electronic engineering, electronic information engineering or related.
2. Familiar with Linux environment, proficient in Verilog, system verilog and other languages.
3. Be familiar with uvm, and be able to build a uvm test platform independently.
4. Familiar with irun/vcs, Verdi, vmmanager and other eda tools.
5. Strong learning ability, analytical ability, communication ability and team spirit.
The following abilities are preferred:
1. Proficiency in writing perl, csh, tcl and other scripts.
2. Familiar with FPGA verification platform, able to cooperate with FPGA verification.
3. Familiar with C/C++ and other programming languages, familiar with the development and use of reference models.
4. Experience in participating in successful tapeout is preferred.
招聘人数：3人
Vacancies：3
工作地点：武汉/上海
Location：Wuhan/Shanghai
7. 数字验证工程师Digital Validation Engineer
职位描述：
1. 根据研发的要求验证芯片的相关功能和性能
a) 编写测试代码
b) 设计搭建测试环境
c) 完成测试报告
2. 支持应用部门
a) 帮助解决sdk和firmware制作过程中遇到的问题
b) 帮助解决客户实际应用场景中遇到的问题
3. 支持硬件组测试和验证其关注的硬件问题
Responsibilities
1) Verify the relevant functions and performance of the chip according to the R&D requirements.
a) Write test code.
b) Design and build a test environment.
c) Complete test report.
2) Support application departments.
a) Help to solve problems encountered in the production of sdk and firmware.
b) Help to solve problems encountered in customers' actual application scenarios.
3) Support the hardware group to test and verify the hardware problems it concerns.
任职要求：
1) 微电子等相关专业
2) 熟练运用至少一种编程语言
3) 熟悉示波器等测试设备
4) 有测试相关工作经验最佳
Requirements:
1. Microelectronics and other related majors.
2. Skillfully use at least one programming language.
3. Be familiar with oscilloscope and other test equipment.
4. Test related work experience is preferred.
招聘人数：3人
Vacancies：3
工作地点：上海
Location：Shanghai
8. 封装设计工程师Package Design Engineer
职位描述：
芯片，模组，系统级别散热问题仿真分析
1. 协助封装设计工程师完成基板，封装设计；
2. 封装热阻提取，制定芯片产品散热要求及参考设计；
3. 通信模块，板级，系统级别散热模型建模与仿真，为系统提供散热优化方案；
4. 搭建散热分析实验平台，完成仿真-实测数据的对比验证；
5. 对仿真数据和经验进行总结，制定相应流程；
6. 协助客户解决散热相关问题。
Responsibilities
Thermal simulation analysis of chip, module, and system level issues
1. Assist package design engineer to complete substrate and package design.
2. Extract package thermal parameters and generate heat dissipation requirements and reference design for products.
3. System/module level thermal simulation and analysis, provide thermal optimization schemes for system level thermal optimization.
4. Build up thermal experimental platform, correlate thermal simulation/ measurement data.
5. Data analysis and relevant simulation and measurement flow.
6. Help customers with thermal related issues.
任职要求：
1. 微电子/电子封装/材料/工程热物理等相关专业，本科及以上学历；
2. 熟练使用Icepak/Flotherm等热仿真软件，有热仿真项目经验优先；
3. 熟悉常见封装形式及加工流程，包括FCBGA，SIP，WireBonding等；
4. 熟练使用Cadence APD，有封装设计项目经验优先；
5. 熟练使用AutoCAD/Solidworks/ProE/SpaceClaim或其他3D绘图软件；
6. 具有良好的沟通能力，分析问题能力，以及团队合作意识。
Requirements:
1. Bachelor’s degree or above in, Microelectronics, Electronic Packaging, Materials, Thermal Engineering, Engineering Thermophysics, or related majors.
2. Proficient in using thermal simulation software such as Icepak/Flotherm, thermal simulation projects experience is preferred.
3. Familiar with IC packaging technologies
4. Familiar with Cadence APD, package design projects experience is preferred.
5. Familiar with AutoCAD/SolidWorks/ProE/SpaceClaim or other 3D drawing software.
6. Strong communication skills, problem-solving skills, and teamwork spirit.
招聘人数：1人
Vacancies：1
工作地点：武汉
Location：Wuhan
9. 产品工程师Product Engineer
职位描述：
1. NPI （新产品开发）阶段，负责数据分析，找出程序漏洞（bugs）, 产品电气故障分析（RMA），ATE(自动化)测试程序验证，测试良率分析，矩阵工程批测试，分析，测试规范制定， ATE(自动化)测试程序的签署和发布，并移交给OSAT(封测代工厂)。
2. 量产阶段，测试良率监视，低良分析与处理，测试程序优化改进，提高良品率，降低测试成本；
3. 协助进行客户端，量产测试，可靠性测试（老化，静电测试，早夭等）RMA芯片分析，提供技术支持。
4. ATE 测试程序开发，修改。
5. 使用93K测试机台进行测试，编程；
6. JMP进行统计数据分析；
7. 处理好人际关系，良好的沟通能力和自学能力；
Responsibilities:
1. During the NPI (New Product Introduction) phase, responsible for data analysis, identifying program bugs, product electrical failure analysis (RMA), validation of ATE programs, yield analysis, matrix engineering lots testing, analysis, and test specifications definition. Sign-off and release ATE programs, and transfer to OSAT (Outsourced Semiconductor Assembly and Test).
2. During the mass production phase, monitor yield rates, analyze and handle low yield issues, optimize and improve test programs to enhance yield rates and reduce testing costs.
3. Assist in customer-end and mass production testing, reliability testing (HTOL, esd, premature failure testing, etc.), RMA chip analysis, and provide technical support.
4. Develop and modify ATE (Automated Test Equipment) programs.
5. Experience in testing and programming using the 93K tester.
6. Proficiency in statistical data analysis using JMP.
7. Ability to manage interpersonal relationships, effective communication skills, and self-learning ability.
任职要求：
1. 硕士学历及以上，理工类专业；
2. 具有良好的电路知识基础，数学基础，具有一定的编程能力( Python, C/C++)，熟悉linux操作系统。
Requirements:
1. Master's degree or above, majoring in science and engineering.
2. Strong foundations in circuitry and mathematics, with some programming skills (Python, C/C++), and familiarity with the Linux operating system.
招聘人数：1人
Vacancies：1
工作地点：上海
Location：Shanghai
10. DSP算法工程师DSP Algorithm Engineer
职位描述：
1) 开发光电通信系统的DSP算法和体系结构。
2) 开发MATLAB和C/ c++系统模型，用于SERDES的仿真和验证。
3) 评估架构权衡。
4) 产品功能验证和分析。
Responsibilities:
1. Develop DSP algorithms and Architecture for electrical and optical communication systems.
2. Develop MATLAB and C/C++ system models for SERDES simulation and verification.
3. Evaluate architectural tradeoffs.
4. Product function verification and analysis.
任职要求：
1) 电气工程或相关专业硕士及以上学历。博士学位者优先。
2) 具有数字信号处理和通信算法方面的专业知识。
3) 熟练掌握C/ c++和MATLAB编程。
4) 具备模拟/数字电路实现和建模方面的知识
5) 有光通信相关知识优先。
6) 有系统性能测试和验证经验者优先。
7) 有高速数据通信系统经验者优先。
8) 具备信号完整性和传输线理论知识优先。
9) 具有团队合作精神，能够在指导下独立工作。
Requirements:
1. MS in electrical engineering or related field. Ph.D. is preferred.
2. Expert knowledge in Digital Signal Processing and Communication algorithms.
3. Proficient in C/C++ and MATLAB programming.
4. Knowledge in analog/digital circuit implementation and modeling is strongly desired.
5. Knowledge in optical communication is a plus.
6. Experience in system performance test and validation is desired.
7. Experience in high-speed data communication systems is a plus.
8. Knowledge in signal integrity and transmission line theory is a plus.
9. Team player and capable of independent work with guidance.
招聘人数：2人
Vacancies：2
工作地点：上海/武汉/南京
Location：Shanghai/Wuhan/Nanjing