一、公司简介

CREDO【Nasdaq Listed CRDO】创立于2008年，是全球领先的半导体芯片设计公司，目前在美国硅谷、中国上海、香港设有全球研发中心，在台湾、武汉、南京均设有分支机构。公司使命是，不断突破带宽壁垒，为数据基础设施市场中各种连接场景提供即速安全的信息传输解决方案。多年来致力于提供超高速单通道112G/56G/28G连接的商业解决方案，拥有业内最完善的SerDes产品组合，是全球屈指可数的，可在28nm/16nm/12nm/7nm/5nm全部工艺节点上实现400G/800G连接的商业解决方案的高科技半导体公司。CREDO目前拥有五大产品线，包括：SerDesChiplets; SerDesIP许可；光DSP芯片；Linecard芯片、HiWireAEC有源电缆。其中HiWireAEC是CREDO自主创新研发的线缆品类。产品满足全球客户对成本、功耗、性能等多方位的要求，被广泛服务于大型数据中心、云计算、5G、互联网，AI等前沿科技领域，享誉全球。

二、简历投递

邮箱  recruiting@

简历命名格式：姓名+意向城市+意向职位

三、职位详情：

数字后端工程师Physical Design Engineer

职位描述：

1)负责（28nm/16nm/7nm/5nm）芯片从门级网表到GDSII的物理实现及流程开发；包括布局规划，电源规划和分析，布局布线，静态时序分析，物理验证及其签核。

2)负责IP核的物理集成及验证。

3)与其他团队协作，优化设计，以实现设计收敛。

4)直线经理安排的其他任务。

Responsibilities:

sible for the physical design and process development from gate-level netlist to GDSII; Including floor planning, power planning, place and route, timing closure, static timing analysis and physical verification and signoff.

sible for IP physical integration and verification.

sible for interaction with the front-end design team to realize the design convergence and optimization of the front and back ends. 

tasks your line manager assigned you.

任职要求：

1)微电子、集成电路、物理和材料相关专业本科及以上学历的应届毕业生。

2)理解能力和表达能力优秀。

3)拥有硕士学位或者相关工作经验者较优。

4)具有良好的沟通能力和团队合作精神。

Requirements:

1.A bachelor's degree is essential and major in microelectronics, integrated circuit, physics or material.

y to understand and articulate technical issues.

MS degree and/or working experience is a plus.

-motivated with good communication skills and team spirit.

招聘人数： 3人

Vacancies：3

工作地点：南京

Location：Nanjing

2.可测性工程师DFT（Design for Test）Engineer

职位描述：

1)负责DFT电路(包括scan 、memory BIST和Boundary Scan)的规划，设计和集成。

2)负责DFT部分的RTL和门级网表的仿真验证工作。

3)负责DFT ATE测试向量的生成，并协助机台测试工程师完成debug。

4)负责建立和维护DFT设计验证自动化流程。

5)负责设计的综合，静态时序分析和形式验证工作。

Responsibilities:

sible for the planning, design and integration of DFT circuits (including scan, memory BIST and boundary scan).

sible for the simulation of DFT design at RTL and gate level.

sible for the generation of DFT test vectors for CP and ATE test and assist the ATE engineer to debug.

ish and maintain DFT design and verification automation flow.

sible for synthesis, static timing analysis and formal verification of DFT mode.

任职要求：

1)集成电路，微电子，光电，通信等专业本科及以上学历的应届毕业生；

2)具有扎实的数字电路基础知识；

3)熟悉硬件描述语言Verilog或VHDL；熟悉python，tcl，perl等脚本语言；

4)有较强的英语沟通能力、自主学习能力、沟通能力和团队合作能力；

5)熟悉ASIC设计流程，有EDA工具使用经验者优先。

Requirements:

or degree or above in integrated circuit, microelectronics, optoelectronics, communications, etc.

basic knowledge of digital circuit.

ar with hardware description language Verilog or VHDL; Familiar with python, tcl, perl and other scripting languages.

English communication ability, self-study ability, communication ability and teamwork ability.

ar with ASIC design flow, experience in using EDA tools is preferred.

招聘人数： 3人

Vacancies：3

工作地点：武汉

Location：Wuhan