作为未来摩尔定律持续发展的路径之一，探索新材料的单芯片异质集成，是目前国际微电子领域研究的热点，也是我国集成电路技术进入3-5nm节点后实现差异化发展路线的重要方向。另一方面，随着Si CMOS缩小到纳米量级以及高密度的集成，增强的短沟效应及栅极漏电使器件通断比下降、开关热耗增加，导致过多的功耗、以及退化的器件可靠性。本人研究工作即围绕上述两方面展开，对可实现异质集成的高迁移率半导体和二维硫系化合物作为沟道材料的低功耗FETs开展了研究，重点解决高-k栅介质与沟道之间的界面问题以及如何利用铁电负电容效应降低器件功耗的问题。

为满足大容量三维闪存（3D NAND）存储器对高性能、高密度、高可靠性的需求，将以国内自主可控工艺条件为支撑，设计制备新型电荷陷阱型堆栈栅结构，利用元素比例与分布调控隧穿势垒和阻挡势垒，利用陷阱调控获得大存储窗口的电荷存储层，以形成新型高-k栅介质为基的大容量3D NAND存储器件；各功能层新介质制备技术和存储阵列集成堆叠技术。